首頁 > 運動

EDA365:高速訊號鏈內不精確性是如何累積和導致誤差的

由 EDA365電子論壇 發表于 運動2021-06-27

簡介設計用於精度測量的Σ-Δ ADC,其解析度在16至24位之間,其資料手冊一般會列出摺合到輸入端噪聲、有效解析度、無噪聲程式碼解析度等規格,用以描述其直流動態範圍

累積法如何減小測量誤差

今天來聊聊

精度、解析度和動態範圍之間的差異。

本文還將揭示訊號鏈內部的不精確性是如何累積並導致誤差的。

定義新設計的系統引數時,這些內容對於理解如何正確指定或選擇一個ADC有著重要作用。

EDA365電子論壇

1

精度、解析度與動態範圍

許多轉換器使用者似乎在互換使用精度和解析度這兩個術語,但這種做法是錯誤的。

精度和解析度這兩個術語並不相等,但是具有相關性,所以,不應互換使用。可以把精度和解析度視為堂兄妹,但不是雙胞胎。

精度就是誤差,或者說測量值偏離真值的幅度。精度誤差可以稱為靈敏度錯誤。解析度就是測得值的表示或顯示精細度。即使系統的解析度為12位,也並不意味著它能測量精度為12位的值。

例如,假設一塊萬用表可以用6位數來表示測量值。則該萬用表的解析度為6位,但是,如果最後一位或兩位數似乎在測量值之間擺動,則解析度會受到影響,測量精度同樣會受到影響。系統或訊號鏈裡的誤差會一直累積,使原始測量值失真。

因此,瞭解系統的動態範圍也很關鍵,以便衡量要設計的訊號鏈的精度和解析度。

我們再以萬用表為例。如果表示位數為6,則其動態範圍應為120 dB(或6 × 20 dB/十倍頻程)。但要注意的是,最後兩位仍在擺動。因此,真實動態範圍只有80 dB。這就是說,如果設計人員要測量1 µV(或0。000001 V)的電壓,則該測量值的誤差可能高達100 µV,因為實際器件的精度僅為100 µV(或0。0001 V或0。0001XX V,其中,XX表示在擺動的最後兩位)。

實際上,描述任何系統的整體精度的方法有兩種:直流和交流。直流精度表示整個給定訊號鏈中展現出來的“偏離”累積誤差,這種方法有時稱為“最差條件”分析。交流精度表示整個訊號鏈中累積的噪聲誤差項,這項指標決定著系統的信噪比(SNR)。然後把這些誤差累加起來,結果會使SNR下降,併產生整個設計更真實的有效位數(ENOB)。

實際上,取得這兩個引數可以告訴使用者,在靜態和動態訊號下,系統有多精確。

低頻SNR、ENOB、有效解析度和無噪聲程式碼解析度之間的關係。

記住,ADC可以“接受”多種訊號(通常分為直流或交流),並以數字方式對訊號進行量化。瞭解ADC在系統中的誤差意味著,設計人員必須瞭解要取樣的訊號的型別。因此,訊號型別取決於如何定義轉換器誤差對整個系統的貢獻。

這些轉換器誤差一般以兩種方式定義:無噪聲程式碼解析度(表示直流類訊號)和“信噪比等式”(表示交流類訊號)。

由於電阻噪聲和“kT/C”噪聲,所有有源器件(如ADC內部電路)都會產生一定量的均方根(RMS)噪聲。即使是直流輸入訊號,此噪聲也存在,它是轉換器傳遞函式中程式碼躍遷噪聲存在的原因。

其更常用的說法為摺合到輸入端噪聲。摺合到輸入端噪聲通常用將直流輸入施加到轉換器時的若干輸出樣本的直方圖來表徵。

大多數高速或高解析度ADC的輸出為一系列以直流輸入標稱值為中心的程式碼。

為了測量其值,ADC的輸入端接地或連線到一個深度去耦的電壓源,然後採集大量輸出樣本並將其表示為直方圖(有時也稱為“接地輸入”直方圖)-見圖1。

由於噪聲大致呈高斯分佈,因此可以計算直方圖的標準差σ,它對應於有效輸入均方根噪聲,表示為LSB rms。

EDA365:高速訊號鏈內不精確性是如何累積和導致誤差的

圖1。轉換器摺合到輸入端噪聲或ADC“接地輸入”直方圖。

雖然ADC固有的差分非線性(DNL)可能會導致其噪聲分佈與理想的高斯分佈有細微的偏差,但它至少大致呈高斯分佈。如果程式碼分佈具有較大且獨特的峰值和谷值,則表明存在PC板佈局欠佳、接地不良、電源去耦不當等問題。

典型情況下,摺合到輸入端噪聲可以表示為均方根量,單位通常是LSB rms。涉及這類量的規格通常與高解析度精密型轉換器相關,

原因在於較低的取樣速率和/或其採集的直流類或低速訊號。

設計用於精度測量的Σ-Δ ADC,其解析度在16至24位之間,其資料手冊一般會列出摺合到輸入端噪聲、有效解析度、無噪聲程式碼解析度等規格,用以描述其直流動態範圍。

另一方面,面向音訊應用的較高頻率的Σ-Δ ADC一般都用總諧波失真(THD)和總諧波失真加噪聲(THD + N)來描述。

逐次逼近型(SAR)轉換器涵蓋了廣泛的取樣速率、解析度和應用。它們通常有摺合到輸入端噪聲,但對於交流輸入訊號,則還有SNR、ENOB、SFDR和THD等規格。

雖然取樣頻率為數百MHz或以上的高速轉換器(如流水線式轉換器)通常以SNR、SINAD、SFDR、ENOB等交流規格來描述,但它們也能採集直流類訊號或低速訊號。

因此,瞭解如何從資料手冊上列出的交流規格推算出高速轉換器的低頻效能是非常有用的。

EDA365電子論壇

2

側邊欄討論:SNR等式

理想轉換器對訊號進行數字化時,最大誤差為±½ LSB,如一個理想N位ADC的傳遞函式所示。對於任何橫跨數個LSB的交流訊號,其量化誤差可以透過一個峰峰值幅度為q(一個LSB的權重)的非相關鋸齒波形來近似計算。對該近似法還可以從另一個角度來看待,即實際量化誤差發生在±½ q範圍內任意一點的機率相等。

圖2更詳細地顯示了量化誤差與時間的關係。一個簡單的鋸齒波形就能提供足夠準確的分析模型。鋸齒誤差的計算公式如下:

EDA365:高速訊號鏈內不精確性是如何累積和導致誤差的

EDA365:高速訊號鏈內不精確性是如何累積和導致誤差的

圖2。量化噪聲與時間的關係。

鋸齒誤差波形產生的諧波遠遠超過奈奎斯特頻寬或直流至Fs/2,其中,Fs = 轉換器取樣速率。然而,所有這些諧波都會折回(混疊)到奈奎斯特頻寬並相加,產生等於q/√12的均方根噪聲。

量化噪聲大致呈高斯分佈,均勻分佈於目標奈奎斯特頻寬上,其範圍通常為直流至Fs/2。這裡假設量化噪聲與輸入訊號不相關。理論信噪比現在可以透過一個滿量程輸入正弦波來計算:

EDA365:高速訊號鏈內不精確性是如何累積和導致誤差的

要理解低速、直流類訊號與高速交流類訊號規格量之間的關係,確實需要一些數學知識。所以,請開啟大學裡用的數學書,翻到後面的標識表。接下來,我們來看看如何理解低頻輸入SNR、ENOB、有效解析度和無噪聲程式碼解析度之間的關係。

假設FSR = ADC滿量程,n = 摺合到輸入端噪聲,則(均方根)有效解析度定義如下:

EDA365:高速訊號鏈內不精確性是如何累積和導致誤差的

對於交流分析,則要使用滿量程正弦波輸入。另見上面的側邊欄討論,其中:

EDA365:高速訊號鏈內不精確性是如何累積和導致誤差的

因此,代入等式16,就可推算出ENOB、交流類訊號和直流類(低速)訊號之間的關係。或,

EDA365:高速訊號鏈內不精確性是如何累積和導致誤差的

總之,對於直流低速訊號,系統ENOB約比轉換器的無噪聲程式碼解析度大1位(確切為0。92位),比轉換器的有效解析度小2位。

然而,隨著訊號速率的加快,或者對於涉及頻寬的交流類訊號,轉換器的SNR和ENOB會變得與頻率有關,並且在高頻輸入下會下降。

3

訊號鏈中的轉換器不精確性

以上我們瞭解了轉換器誤差,接下來,我們將討論訊號鏈中的剩餘部分,以在系統層面瞭解這些概念。圖3所示為一個簡單的資料採集訊號鏈示例。

圖中,一個感測器連感測器的交流訊號先是推過兩級預調理放大器,然後,到達要取樣的ADC輸入端。此處的目的是設計這樣一個系統,使其可以精確地表示感測器訊號,精度保持在感測器原始值的±0。1%之內。嗯,似乎頗具挑戰性?

為了設計出這樣的系統,有必要思考有哪些型別的誤差可能會影響感測器的原始訊號,還要想想它們來自訊號鏈的哪個部分。設想一下,在最終對訊號取樣時,轉換器最後會看到什麼。

假設在此例中,ADC的滿量程輸入為10 V,解析度為12位。如果轉換器是理想的轉換器,則可確定其動態範圍或SNR為74 dB。

EDA365:高速訊號鏈內不精確性是如何累積和導致誤差的

圖3。簡單的資料採集訊號鏈。

SNR = 6。02 (12) + 1。76 = 74 dB (19)

然而,資料手冊規格只會顯示,轉換器的SNR為60 dB或9。67ENOB。

ENOB = (SNR – 1。76)/6。02 = (60 – 1。76)/6。02 = 9。67 位 (20)

請注意SNR和ENOB的計算方法:在用資料手冊中的SNR資料計算ENOB時,設計人員必須明白的是,該資料可能包括,也可能不包括諧波。如果確實包括失真,則可使用SINAD,後者定義為SNR與失真之和,有時稱為THD(總諧波失真)。

EDA365:高速訊號鏈內不精確性是如何累積和導致誤差的

EDA365:高速訊號鏈內不精確性是如何累積和導致誤差的

圖4。 記住,20 dB/十倍頻程,或3 × 20 = 60 dB

表1列出了一些簡單的等值換算,供確定目標系統性能時參考。

EDA365:高速訊號鏈內不精確性是如何累積和導致誤差的

EDA365電子論壇

4

其他系統不精確性

要注意上面的訊號鏈示例中建議的全部前端元件。正因為轉換器精度達到或超過系統定義的系統精度規格,所以,還有更多的不精確性要理解——即前端、電源、任何其他外部影響或環境。

如上圖3所示,這種訊號鏈的設計可能非常複雜,超過了本文討論的範圍。但可以對與這種訊號鏈相關的不精確性/誤差進行簡單總結,如表2所示。

EDA365:高速訊號鏈內不精確性是如何累積和導致誤差的

EDA365:高速訊號鏈內不精確性是如何累積和導致誤差的

在任何訊號鏈裡都存在許多誤差,更不用說電纜和其他外部影響,這些因素也可能在很大程度上決定著這種系統的設計。無

論累積誤差怎樣,最終都會與訊號一起在轉換器端被取樣——假設誤差不會大到能遮蔽被取樣訊號的程度!

在用轉換器進行設計時,要記住,對於系統精度的定義,等式包括兩個部分。

一是上面描述的轉換器本身,二是用來在轉換器之前調理訊號的所有元件。

記住,每丟失1位,動態範圍就會減少6 dB。推論就是,每獲得1位,系統靈敏度就會增長2倍。因此,前端要求的精度規格要遠遠高於用於對訊號取樣的轉換器精度。

為了展示這一點,我們採用與圖3所示相同的前端設計。假設,前端本身的不精確性為20 mV p-p;即是圖5所示累積噪聲。系統精度仍然定義為0。1%。同樣的12位轉換器,其精度能否達到定義的系統規格要求?答案是不能,原因如下。

以下是其計算方法,其中所用ADC的SNR = 60 dB。

EDA365:高速訊號鏈內不精確性是如何累積和導致誤差的

注意,20 mV的噪聲可使系統靈敏度下降1位或6 dB,使系統性能從要求的60 dB降至54 dB。

為了解決這個問題,可能應該選擇一種新型轉換器,以便維持60 dB或0。1%的系統精度。

我們選擇一款ADC,其SNR/動態範圍為70 dB,或者,其ENOB為11。34位,看看是否有用。

EDA365:高速訊號鏈內不精確性是如何累積和導致誤差的

看起來效能並無多大變化。為什麼?因為前端的噪聲太大,無法實現0。1%的精度,雖然轉換器的效能本身要遠遠好於規格要求。需要改變前端設計,以便實現需要的效能。這種情況如下面的圖6所示。

知道最後一個配置示例為什麼不起作用嗎?設計人員並不能簡單地選擇一款更好的ADC來提高系統的整體效能。

EDA365:高速訊號鏈內不精確性是如何累積和導致誤差的

圖6。 前端噪聲與12位70 dB ADC噪聲比較。

5

加總情況

前面選擇的10 V滿量程、12位ADC的動態範圍為60 dB,可實現0。1%的精度。這意味著,總累積誤差需要小於10 mV或10 V/(1060/20),才能達到0。1%的精度要求。

因此,必須更換前端元件,以把前端誤差降至9 mV p-p,如圖7所示,所用轉換器的SNR為70 dB。

EDA365:高速訊號鏈內不精確性是如何累積和導致誤差的

圖7。 低前端噪聲與12位70 dB ADC噪聲比較。

如果要使用14位、74 dB ADC,如圖8所示,則對前端的要求甚至可以進一步放寬。但這種折衷可能會導致成本增加。

這些折衷要根據具體的設計和應用進行評估。舉例來說,更值得的做法可能是加大對容差更小、漂移更低的電阻的投入,而不是投資採購效能更強的ADC。

EDA365:高速訊號鏈內不精確性是如何累積和導致誤差的

6

分析總結

精度誤差、解析度和動態範圍之間的關係就先聊到這裡,這些指標為針對具體應用選擇轉換器提供了不同的參考,這些應用則要求達到一定的測量精度。

瞭解所有元件誤差以及這些誤差對訊號鏈的影響至關重要。

注意,並非所有元件均生而平等!建立囊括所有這些誤差的電子錶是插入不同訊號鏈元件的簡便方法,可更快進行評估並決定元件的權衡取捨,如表2所示。在不同元件的成本之間進行權衡時,尤其如此。

最後,請記住,單純增加訊號鏈中轉換器的效能或解析度無法提升測量精度。如果依舊存在同樣數量的前端噪聲,精度將不會得到改善。只會讓這些噪聲或不精確性測量達到更精細的程度,並最終可能讓設計人員的老闆付出更多的成本。

文章整理自網路,如有涉及版權,請聯絡我們!

Tags:轉換器訊號噪聲ADC精度