嵌入式學習！全志A40i＋Logos FPGA核心板硬體原理圖說明資料分享

硬體資源

SOM-TLA40iF核心闆闆載ARM、FPGA、ROM、RAM、晶振、電源、LED等硬體資源，並透過B2B連線方式引出IO。核心板所有器件（包括B2B聯結器）均採用國產工業級方案，國產化率100%。

ARM

ARM型號為全志科技A40i，LFBGA封裝，工作溫度為-40°C~85°C，引腳數量為468個，尺寸為16mm*16mm。

A40i處理器架構如下：

FPGA

FPGA型號相容紫光同創PGL25G-6IMBG324（MBG324封裝）、PGL50G-6IMBG324（MBG324封裝），工作溫度為-40°C~100°C，引腳數量為324個，尺寸為15mm*15mm。

ROM

1。3。1 eMMC

核心板透過SMHC（主機控制器）連線至eMMC，使用SDC2匯流排，採用8bit資料線。eMMC型號相容江波龍（Longsys）公司的FEMDRW008G-88A39（8GByte）、康盈（Kowin）公司的KAS0311D（8GByte）。

1。3。2 SPI FLASH

FPGA端透過SPI匯流排連線工業級SPI FLASH，型號為芯天下（XTX）公司的XT25F64FSSIGT（64Mbit）。ARM端透過SPI匯流排經過模擬開關切換後，亦可連線至SPI FLASH，實現固化FPGA端可執行程式的功能。

RAM

核心板透過專用SDRAM匯流排連線2片DDR3，分別採用16bit資料線，共32bit。DDR3型號相容紫光國芯（UniIC）公司的SCB13H4G160AF-11MI（512MByte）和SCB13H8G162BF-13KI（1GByte）、江波龍（Longsys）公司的F60C1A0004-M79W（512MByte），支援DDR3-1152工作模式（576MHz）。

晶振

核心板採用2個工業級晶振Y1和Y2。Y1晶振時鐘頻率為32。768KHz，精度為±20ppm，Y2晶振時鐘頻率為24MHz，精度為±10ppm，為ARM端提供系統時鐘源。

核心板採用工業級晶振Y3。Y3晶振時鐘頻率為24MHz，精度為±20ppm，為FPGA端提供系統時鐘源。

電源

ARM端採用工業級PMIC電源管理晶片，滿足系統的供電要求和CPU上電、掉電時序要求，核心板採用5V直流電源供電。

FPGA端採用分立電源輸出1。2V及3。3V電源，滿足FPGA端的供電要求，使用ARM端3。3V電源控制電源使能，分立電源採用5V直流電源供電。

LED

核心闆闆載6個LED，其中LED0為電源指示燈，預設上電時點亮。LED1和LED2為ARM端使用者可程式設計指示燈，分別對應PC17和PC18兩個引腳，高電平點亮。LED3為FPGA端DONE指示燈，FPGA端載入可執行程式後點亮。LED4和LED5為FPGA端使用者可程式設計指示燈，分別對應P15和P16兩個引腳，高電平點亮。

B2B聯結器

核心板採用愛特姆公司的4個工業級B2B聯結器，共320pin，間距0。5mm，合高4。0mm。其中2個80pin公座B2B聯結器，型號BTB050080-F1D08200，高度1。0mm。2個80pin母座B2B聯結器，型號BTB050080-F1D08200，高度3。0mm。

外設資源

核心板引出的ARM端主要外設資源及效能引數如下表所示。

備註：核心板引出的FPGA端主要資源為BANK0、BANK2部分IO。

引腳說明

引腳排列

核心板B2B聯結器分別為CON0A（母座，對應評估底板CON0A）、CON0B（公座，對應評估底板CON0B）、CON0C（母座，對應評估底板CON0C）、CON0D（公座，對應評估底板CON0D），引腳排列如下圖所示。

引腳定義

核心板B2B聯結器引腳定義如下表。

其中“B2B引腳號”為核心板B2B聯結器引腳序列號，“晶片引腳號”為ARM/FPGA引腳序列號，“引腳訊號名稱”為ARM/FPGA引腳訊號名稱，“引腳功能”為核心板引腳推薦功能描述。“晶片引腳號”為“-”表示該引腳訊號未連線至ARM/FPGA處理器引腳。

備註：“引腳訊號名稱”包含EINTx欄位表示該引腳支援中斷功能，否則不支援。

CON0A

CON0B

CON0C

CON0D

內部引腳使用說明

“B2B引腳號”為“-”表示該引腳在核心板內部使用，且未引出至B2B聯結器；其他代表核心板內部已使用，且同時引出至核心板B2B聯結器。引腳功能“NC”表示引腳在核心板上未使用，預設浮空。

ARM端內部引腳說明如下表：

FPGA端內部引腳說明如下表：

由於TWI0（I2C）已連線至核心板ARM端的PMIC電源管理晶片，因此從系統穩定性角度考慮，建議進行底板設計時儘量選用其他I2C匯流排。

ARM端透過SPI0、CSI0、TWI0（I2C）及部分GPIO與FPGA端相連，兩者在核心板內部的連線如下表所示。

ARM端透過模擬開關控制AC18引腳的高低電平，可實現SPI0分別與FPGA IO引腳進行SPI通訊或固化可執行程式至FPGA端SPI FLASH，連線關係如下表：

引腳上下拉、串聯說明

下表為核心板內部已作上下拉配置或已串聯電阻的引腳說明。表中未說明的引腳，核心板內部預設未作上下拉配置，直接引出至B2B。

備註：

KEYADC0、KEYADC1在核心板內部已上拉100K至3V，底板可透過分壓電阻將輸入電壓控制在0~2V之間範圍內。

在配置前或者配置過程中，當IO_STATUS_C=0，使能內部pullup（上拉，使引腳處於高電平狀態）；當IO_STATUS_C=1，關閉內部pullup，且核心板當前配置為IO_STATUS_C=1。

功能引腳訊號走線長度與阻抗說明

下表為核心板HDMI、LCD、LVDS、MIPI DSI、SATA、SDC（SMHC）、USB、RGMII、MII等功能引腳以及FPGA端差分訊號PCB走線長度與阻抗說明。

電氣特性

工作環境

功耗測試

備註：功耗基於TLA40iF-EVM評估板測得。測試資料與具體應用場景有關，僅供參考。

狀態

1

：

系統啟動，評估板不接入其他外接模組，ARM端不執行程式，FPGA端執行LED測試程式。

狀態

2

：

系統啟動，評估板不接入其他外接模組，ARM端執行DDR壓力讀寫測試程式，4個ARM Cortex-A7核心使用率約為100%，FPGA端執行IFD測試程式。

熱成像圖

核心板未安裝散熱片與風扇，在常溫環境、自然散熱、滿負荷狀態下穩定工作10min後，測得熱成像圖如下所示。其中紅色測溫點為最高溫度點（64。3℃），綠色測溫點為最低溫度點（28。8℃），白色測溫點為畫面中心溫度點（46。8℃）。

備註：不同測試條件下結果會有所差異，資料僅供參考。

請參考如上測試結果，並根據實際情況合理選擇散熱方式。

機械尺寸

核心板主要硬體相關引數如下所示，僅供參考。

元器件最高高度：指核心板最高元器件水平面與PCB正面水平面的高度差。核心板最高元器件為電感（L1）。

底板設計注意事項

最小系統設計

基於SOM-TLA40iF核心板進行底板設計時，請務必滿足最小系統設計要求，具體如下。

電源設計說明

VDD_5V_SOM

VDD_5V_SOM為核心板的主供電輸入，電源功率建議參考評估板按最大10W進行設計，並且在靠近核心板電源輸入端放置50uF左右的儲能電容。

VDD_5V_MAIN & VDD_3V3_MAIN

VDD_5V_MAIN、VDD_3V3_MAIN為底板提供的外設電源。為使VDD_5V_MAIN、VDD_3V3_MAIN滿足處理器的上電、掉電時序要求，推薦使用VDD_3V3_SOM_OUT來控制VDD_5V_MAIN和VDD_3V3_MAIN的電源使能。